verilog - 代码之家

Simon · 技术社区 · system-verilog verilog · 1 年前

逻辑和位not(!/~)之间的Verilog解析

artless-noise-bye-due2AI · 技术社区 · system-verilog verilog · 1 年前

modelsim仿真中缓冲器的奇怪行为

daniel danino · 技术社区 · test-bench modelsim system-verilog delay verilog · 1 年前

Florinlego · 技术社区 · register-transfer-level synthesis fpga verilog · 1 年前

如何在一条语句中连接数字(1'b1)和`define

tech_scholar · 技术社区 · verilog concatenation · 1 年前

如何使用Questa编译和运行单个verilog文件?

Moberg · 技术社区 · questasim verilog · 1 年前

SystemVerilog未正确读取数据

user22714606 · 技术社区 · digital-design modelsim system-verilog verilog · 1 年前

Anish Das · 技术社区 · hdl verilog case · 2 年前

将16位分配给4位

Yiit Ö · 技术社区 · fpga verilog · 2 年前

SystemVerilog FSM枚举状态

Victor Vargas · 技术社区 · register-transfer-level system-verilog verilog · 2 年前

John · 技术社区 · synchronous bit-shift clock counter verilog · 2 年前

检查所有已设置/未设置的位

Thomas S. · 技术社区 · system-verilog verilog · 2 年前

bibo · 技术社区 · quartus modelsim verilog · 2 年前

Vincent Kenbeek · 技术社区 · quartus system-verilog verilog · 2 年前

benjstark · 技术社区 · verilog filter · 2 年前

函数中的for循环在Verilog中合成吗?[副本]

CCRCCR · 技术社区 · register-transfer-level synthesis verilog function · 2 年前