代码之家 › 专栏 › 技术社区 › Ryan

使用16位DSP的33*33位

multiplication verilog vhdl

-3

Ryan · 技术社区 · 8 年前

我想写一个vhdl/verilog代码,用16位DSP乘以2 33矢量。

我真的不理解将2 33向量拆分为更小向量的机制。然后使用乘法和加法得到最终结果。谁能解释一下怎么做。

非常感谢。

1 回复 | 直到 8 年前

Oldfart 8 年前

你不必那么做。

只需一个33x33乘法器和FPGA映射工具就可以完成拆分和重组。

如果你坚持自己做,查一下“华莱士树乘数”。这就是乘法器如何在硬件中构建的原理,以及使用进位先行加法器的改进。

推荐文章

Ryan · 使用16位DSP的33*33位

8 年前

elmakhloufi assaad · 用vhdl读取二进制文件

8 年前

CJC · VHDL:使用聚合其他对象为多个数据类型赋值

8 年前

Koli · 如何使用VHDL在组合逻辑中并发执行语句?

8 年前

Andreea Dumitru · PIC24的签名扩展指令[关闭]

8 年前

Wad · VHDL块和保护输入-这段代码做什么?

8 年前

Kelvin Kalariya · VHDL:无法将系统时钟(Sys\U Clk)分配给信号

8 年前

Seung Jin Lee · 连接到多个驱动程序或同步描述错误的问题

8 年前

v4ttel · VHDL:除法和十进制表示法

8 年前

Siladittya · 在VHDL返回错误中添加两位_向量”(vcom-1581)中缀运算符“+”没有可行项

8 年前