代码之家 › 专栏 › 技术社区 › jatinBatra

Verilog原语

hdl primitive verilog

jatinBatra · 技术社区 · 7 年前

这两者有什么区别吗?

and(O1,input1,input2);

always(O1 or input1 or input2)
           and(O1,input1,input2);

原语是否需要 always 块或者,当输出(O1)和输入(input1、input2)的值发生变化时,就会访问它?

1 回复 | 直到 5 年前

Oldfart 7 年前

原语是否需要always块?

不就像“assign”语句一样,它们不需要always部分。

事实上,如果您尝试过,就会出现语法错误,因为您无法在always节中实例化模块或原语。

_{此外,您永远不需要输入输出

O1

在灵敏度列表中。}

推荐文章

Ryu · 系统Verilog总线路由

7 年前

Aleksandar Kostovic · 在Verilog设计中添加SMT/超线程?

7 年前

Ryan · 使用16位DSP的33*33位

7 年前

Kamran Hosseini · 如何获得长度恒定的二进制数

7 年前

Isaac Kim · 不允许同时分配到非网络

7 年前

start01 · 如何连接其他模块中其他模块的inout端口?

7 年前

Joanna14071 · Verilog中快、慢时钟脉冲的产生

7 年前

nichollsg · 使用实数参数确定计数器大小

7 年前

kcinj · verilog测试台的输出均为x或z

7 年前

kevin · 假设()不适用于初始语句

7 年前