代码之家 › 专栏 › 技术社区 › Aleksandar Kostovic

在Verilog设计中添加SMT/超线程?

system-verilog verilog

-1

Aleksandar Kostovic · 技术社区 · 7 年前

我想知道如何将SMT/超线程技术添加到Verilog HDL设计中?

我想知道,是否有任何特殊的语法来添加SMT函数,如果有,在哪里?

到目前为止,我还没有尝试过任何东西,因为我不知道从哪里开始,谷歌也帮不上忙!

谢谢

1 回复 | 直到 7 年前

Vlad 7 年前

您不仅仅是在添加超线程“功能”。cpu的设计方式允许在多个/独立的执行单元上同时执行多条指令。通常这意味着流水线设计,而单周期处理器则不是这样。

对于像单周期这样简单的处理器,实例化多个CPU(SMP)并设计一种共享资源(内存、外围设备等)的方法更容易。

推荐文章

Ryu · 系统Verilog总线路由

7 年前

Aleksandar Kostovic · 在Verilog设计中添加SMT/超线程?

7 年前

Ryan · 使用16位DSP的33*33位

7 年前

Kamran Hosseini · 如何获得长度恒定的二进制数

7 年前

Isaac Kim · 不允许同时分配到非网络

7 年前

start01 · 如何连接其他模块中其他模块的inout端口?

7 年前

Joanna14071 · Verilog中快、慢时钟脉冲的产生

7 年前

nichollsg · 使用实数参数确定计数器大小

7 年前

kcinj · verilog测试台的输出均为x或z

7 年前

kevin · 假设()不适用于初始语句

7 年前