开始:程序块中的比较语句

作为FPGA编程的verilogHDL系列讲座的一部分,我得到了这段代码,用于创建一个有符号的8位大于比较器。我在xillinx ISE中对此进行了模拟,结果表明语法是正确的。但是我不明白 begin:comparison 线我理解在程序中 @always(*) 但是,在这种情况下,当 :comparison 模块不再编译。

我最好的猜测是 :比较 是指 sgt = intA > int B; 然而,我不明白为什么,也找不到很多关于这种形式的开始和结束语句的信息。

module sgtc(input [7:0] a,b, output reg sgt);
always@(*) begin:comparison

   integer intA, intB;
   intA = a;
   intB = b;
   sgt = intA > intB;

end

endmodule