在收缩阵列中重定时是如何工作的?

重定时的基本模型是,寄存器的波前由一组组合逻辑互连,通过将寄存器重新定位在电路中的不同点上,使通过逻辑的每一条路径仍然通过相同数量的寄存器,从而提高了产生电路的时间或面积。对于一个简单的例子,假设您有一个和门馈送一个寄存器,到寄存器输入的最长路径是12ns,从寄存器输出的最长路径是6ns,和门的延迟是3ns,您需要将时钟周期时间降到10ns。您可以通过删除寄存器并将其替换为两个寄存器来实现这一点,一个寄存器位于和门的每个输入端,时钟与原始寄存器的时钟相同。现在,您已经将最长的输入路径减少到9ns,将输出路径扩展到9ns,并满足了您的时钟周期目标。实际上,您在寄存器的有效到达时间中添加了-3ns(在有效输出时间中添加了+3ns)。

雷瑟森和萨克斯关于重定时的原稿有一个修改版本。 here . Wikipedia 有一篇关于这个主题的像样的文章,虽然很短,但有几个链接。如果您可以访问ieee xplore或acm数字图书馆,那么通过设计自动化会议或计算机辅助设计国际会议的会议记录进行搜索,寻找重定时将产生大量的文章——这是多年来活跃的研究领域。