代码之家  ›  专栏  ›  技术社区  ›  user8643814

为什么会出现Verilog语法错误[HDL 9-806]?

verilog
  •  2
  • user8643814  · 技术社区  · 7 年前
    内容过于久远，请刷新稍后重试
    1 回复  |  直到 5 年前
        1
  •  0
  •   toolic    7 年前
    推荐文章
    关于   移动版
    代码之家 - 一站式码农服务社区
    沪ICP备11025650号