代码之家 › 专栏 › 技术社区 › osgx

Verilog到GDSII编译器(开源)

vlsi circuit verilog compiler-construction

5

osgx · 技术社区 · 15 年前

这个问题可能不是StackOverflow的问题,但是编译器和Verilog(可以看作是编程语言)都与这个项目相关。

在哪里可以找到从Verilog语言到GDSII格式或Netlist的开源(或可下载且免费供非商业使用)编译器?有很多Verilog模拟器(把它编译成本机代码或C),很多Verilog编译成FPGA编译器,但是我想要编译器,能够从Verilog生成transsors的几何结构。

网络列表是 http://en.wikipedia.org/wiki/Netlist -集成电路元件的互连,如晶体管、电阻甚至单元(?)。它可以转换为GDSII,但如果编译器在“Verilog->Netlist”上工作,则我还需要一个自由转换器“Netlist->GDS2”。

GDSII公司 http://en.wikipedia.org/wiki/GDSII -是一种VLSI集成电路(IC)的格式,可被用于IC制造的founrdies接受。一个人几乎不可能用硅制造出他的GDSII,但我认为,尝试编译一些小例子是很有意思的。

这个编译器可以使用“完全定制”(它将绘制所有晶体管本身)或“基于单元”的设计(verilog被编译成一些库单元的几何集合)。

当然,所需的编译器可以是大学项目,但不能编译大型verilog项目。

谢谢。

3 回复 | 直到 14 年前

1

3

Marty 14 年前

通常步骤是:

Verilog->[编译器]->门级网络列表->[位置和路由工具]->GDSII

你也需要一个开源的单元库。对此进行快速的互联网搜索,可能会显示place&route工具。

2

3

Germán Alfaro 11 年前

这可能是最后一个被征服的开源计算堆栈,我们已经有了GNU/Linux、GCC,也许还有一些开源CPU,但还没有一个完整的芯片设计流程。在电子设计行业(EDA)术语中,您所指的是所谓的地点和路线(P&R)。据我所知,在开源社区中并没有一个有竞争力的VLSI流程,开发一个完整的位置和路径解决方案所需的投资是非常大的,达到数百万美元,这种商业工具的例子有:Design Compiler、conference from Cadence、IC Compiler from Synopsis等等。一些用于P&R的算法起源于学术界,您可能会在这里或那里找到一些代码,但不是一个完整的解决方案。

你可以找到SPICE,一个电路模拟器,铸造厂和CAD公司用来生成他们的单元库 http://en.wikipedia.org/wiki/SPICE

这些链接指向学术和开源标准单元库, http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php 但我不确定它们是否能用于真正的生产。但这无疑是EDA工具流程中的第一个要素。

UCSD的Andrew Kahng教授是UCSD的VLSI研究人员,他保存了VLSI软件的有用列表,如下所示: http://vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html 但有些EDA链接已经断开。伯克利的这份清单可能也有帮助: http://embedded.eecs.berkeley.edu/pubs/downloads/

如果你或者有人能找到一些P&R开源,请告诉我。希望这有帮助。

3

2

osgx 14 年前

查看Fedora的FEL项目: http://spins.fedoraproject.org/fel/#portfolio

单元设计编译的实际工具是 http://www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog (仅适用于VHDL)